<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[cczzkkjj]]></title><description><![CDATA[skill分享~]]></description><link>https://blog.csdn.net/usonix</link><language>zh-cn</language><generator>https://blog.csdn.net/</generator><copyright><![CDATA[Copyright &copy; usonix]]></copyright><item><title><![CDATA[Vivado Design Suite 用户指南: 逻辑仿真 (UG900)]]></title><link>https://blog.csdn.net/usonix/article/details/160739654</link><guid>https://blog.csdn.net/usonix/article/details/160739654</guid><author>usonix</author><pubDate>Sun, 03 May 2026 13:49:31 +0800</pubDate><description><![CDATA[摘要：本文档介绍了在Vivado Design Suite中进行逻辑仿真的设置方法，主要参考UG900用户指南和AMD技术信息门户网站的仿真库配置说明。内容涵盖仿真环境搭建、库文件配置等关键步骤，帮助用户正确设置仿真环境以进行FPGA设计验证。文档适用于需要使用Vivado工具进行数字电路仿真的工程师和设计人员。]]></description><category></category></item><item><title><![CDATA[vivado 2025 无法定位输入点 inflategetheader]]></title><link>https://blog.csdn.net/usonix/article/details/159200466</link><guid>https://blog.csdn.net/usonix/article/details/159200466</guid><author>usonix</author><pubDate>Wed, 18 Mar 2026 09:33:43 +0800</pubDate><description><![CDATA[将zlib1.dll文件复制到system32里面。]]></description><category></category></item><item><title><![CDATA[Xilinx Vivado & ISE 各个版本下载（含2025.2）]]></title><link>https://blog.csdn.net/usonix/article/details/132463784</link><guid>https://blog.csdn.net/usonix/article/details/132463784</guid><author>usonix</author><pubDate>Sun, 15 Mar 2026 18:01:46 +0800</pubDate><description><![CDATA[本文提供多个版本Vivado和ISE开发工具的百度网盘下载链接及提取码。包括ISE14.7、Vivado2015.4至2025.2等多个版本，每个版本均附有独立的下载链接和提取码。所有资源来自百度网盘超级会员v8的分享，方便用户根据需求选择对应版本进行下载。]]></description><category></category></item><item><title><![CDATA[Xilinx Vivado18.3 Modelsim 库编译与仿真]]></title><link>https://blog.csdn.net/usonix/article/details/157440796</link><guid>https://blog.csdn.net/usonix/article/details/157440796</guid><author>usonix</author><pubDate>Tue, 27 Jan 2026 22:14:14 +0800</pubDate><description><![CDATA[本文档为Modelsim仿真工具的使用说明，主要包含两个关键操作：1）使用Modelsim对多个VHDL/Verilog库进行编译，结果显示各库均无错误但存在少量警告；2）配置说明要求将vivado_lib中的modelsim.ini库文件复制到Modelsim根目录下，并注意去除只读属性。文档采用表格形式详细列出了所有编译通过的库文件及其版本信息。]]></description><category></category></item><item><title><![CDATA[Vivado 2015在WIN11电脑综合一直卡在Translating synthesized netlist不动。]]></title><link>https://blog.csdn.net/usonix/article/details/154500793</link><guid>https://blog.csdn.net/usonix/article/details/154500793</guid><author>usonix</author><pubDate>Thu, 06 Nov 2025 21:57:25 +0800</pubDate><description><![CDATA[摘要：用户将电脑升级至i9处理器并安装Win11系统后，运行原有工程时出现卡顿问题。起初怀疑是综合时间过长，但经过整夜运行后问题仍未解决。该情况表明新系统可能存在兼容性或性能优化问题，需要进一步排查具体原因。]]></description><category></category></item><item><title><![CDATA[69583 - Vivado 约束 - create_clock/create_generated_clock 主答复记录]]></title><link>https://blog.csdn.net/usonix/article/details/154241782</link><guid>https://blog.csdn.net/usonix/article/details/154241782</guid><author>usonix</author><pubDate>Sat, 01 Nov 2025 15:30:36 +0800</pubDate><description><![CDATA[本文档汇总了Vivado工具中关于create_clock和create_generated_clock约束的常见问题与解决方案，包括时钟定义、覆盖冲突、收发器时钟约束等典型场景，同时提供了错误警告（如CRITICAL WARNING）的处理方法，以及生成时钟参数设置、重命名等操作指南，帮助用户正确配置时序约束。文档通过多个答复记录详细解答了时钟约束相关的各类疑问，是Vivado时序约束的实用参考手册。]]></description><category></category></item><item><title><![CDATA[[转]HMAC：理解其原理和计算过程]]></title><link>https://blog.csdn.net/usonix/article/details/154023643</link><guid>https://blog.csdn.net/usonix/article/details/154023643</guid><author>usonix</author><pubDate>Tue, 28 Oct 2025 16:59:20 +0800</pubDate><description><![CDATA[HMAC是一种基于哈希函数的消息认证码算法，用于验证数据完整性和真实性。它结合哈希算法与密钥生成认证码，防止数据篡改，广泛应用于TLS、IPSec等网络协议及API认证。本文将解析HMAC原理，并通过具体计算过程说明其工作机制。]]></description><category></category></item><item><title><![CDATA[基于tcl脚本构建Xilinx Vivado工程]]></title><link>https://blog.csdn.net/usonix/article/details/152961472</link><guid>https://blog.csdn.net/usonix/article/details/152961472</guid><author>usonix</author><pubDate>Fri, 10 Oct 2025 23:01:36 +0800</pubDate><description><![CDATA[本文介绍了一个基于Tcl脚本的FPGA工程自动化管理系统，主要包含以下内容： 工程目录结构设计 采用标准化的目录布局，包含脚本、源代码、IP核、约束文件和输出目录 使用&quot;my_fpga_project&quot;作为根目录，包含build.tcl等主控脚本 IP核管理方案 提供完整的IP脚本生成函数generate_all_ip_scripts 支持自动查找和复制.xci文件 包含错误处理和状态报告机制 工程自动化构建流程 包含工程创建、文件添加、IP重建等完整流程 支持自动检测和设置顶层模块 提]]></description><category></category></item><item><title><![CDATA[阿里云SVN服务器搭建出现svn log messages no date]]></title><link>https://blog.csdn.net/usonix/article/details/152011898</link><guid>https://blog.csdn.net/usonix/article/details/152011898</guid><author>usonix</author><pubDate>Tue, 23 Sep 2025 23:35:50 +0800</pubDate><description><![CDATA[摘要：针对SVN服务器上传后日志无日期的问题，通过修改conf文件的anon-access属性为none，解决了svnlogmessagesnodate错误。具体步骤包括：1）本地创建文件夹并上传至阿里云SVN；2）调整配置文件权限后更新，确保日志日期正常显示。参考CSDN博客提供的两种解决方案，验证了权限配置对日志功能的影响。]]></description><category></category></item><item><title><![CDATA[Altera Quartus17.1 Modelsim 库编译与仿真]]></title><link>https://blog.csdn.net/usonix/article/details/151192535</link><guid>https://blog.csdn.net/usonix/article/details/151192535</guid><author>usonix</author><pubDate>Thu, 04 Sep 2025 19:29:53 +0800</pubDate><description><![CDATA[将上述库信息，更新到安装目录下的modelsim.ini文件，重启modelsim，可看到库文件已经映射到工具中。]]></description><category></category></item><item><title><![CDATA[Lattice CrossLink-NX器件]]></title><link>https://blog.csdn.net/usonix/article/details/144300719</link><guid>https://blog.csdn.net/usonix/article/details/144300719</guid><author>usonix</author><pubDate>Fri, 06 Dec 2024 21:26:16 +0800</pubDate><description><![CDATA[—2.5 Gbps硬核MIPI D-PHY、5 Gbps PCIe、1.5 Gbps可编程IO、1066 Mbps DDR3。支持LVDS、subLVDS、OpenLDI (OLDI)、SGMII。FPGA架构可实现信号聚合、复制和拆分。——结合了28 nm FD-SOI技术和优化的FPGA架构，减少了100倍的软错误率，与同行相比功耗降低达75%，采用小尺寸封装，最小仅为4 mm x 4 mm。——高存储与逻辑单元比，每逻辑单元高达170 bit，加速AI推理。]]></description><category></category></item><item><title><![CDATA[Lattice Radiant & Propel Builder & Propel 2024.1 安装]]></title><link>https://blog.csdn.net/usonix/article/details/144074106</link><guid>https://blog.csdn.net/usonix/article/details/144074106</guid><author>usonix</author><pubDate>Fri, 06 Dec 2024 17:51:08 +0800</pubDate><description><![CDATA[因项目需要，对Lattice 器件LIFCL-40 CrossLink进行评估。]]></description><category></category></item><item><title><![CDATA[基于Zynq SDIO WiFi移植三(支持2.4/5G)]]></title><link>https://blog.csdn.net/usonix/article/details/142707213</link><guid>https://blog.csdn.net/usonix/article/details/142707213</guid><author>usonix</author><pubDate>Fri, 04 Oct 2024 20:53:36 +0800</pubDate><description><![CDATA[1 手机连接需要三次，三次都需要输入密码；2 平板连接需要三次，三次都需要输入密码；3 电脑连接需要一次，无感；]]></description><category></category></item><item><title><![CDATA[基于Zynq SDIO WiFi移植二(支持2.4/5G)]]></title><link>https://blog.csdn.net/usonix/article/details/142707059</link><guid>https://blog.csdn.net/usonix/article/details/142707059</guid><author>usonix</author><pubDate>Fri, 04 Oct 2024 20:45:03 +0800</pubDate><description><![CDATA[经过编译，将移植好的uboot、kernel、rootFS、ramdisk等烧录到Flash中，上电启动，在log中，可看到sdio设备。找到WIFI SSID，连接网络。]]></description><category></category></item><item><title><![CDATA[基于Zynq SDIO WiFi移植一(支持2.4/5G)]]></title><link>https://blog.csdn.net/usonix/article/details/142706849</link><guid>https://blog.csdn.net/usonix/article/details/142706849</guid><author>usonix</author><pubDate>Fri, 04 Oct 2024 20:25:18 +0800</pubDate><description><![CDATA[基于SDIO接口的WIFI，在应用上，功耗低于USB接口，且无须USB Device支持，满足某些应用场景。]]></description><category></category></item><item><title><![CDATA[ZYNQ AXI-DMA Linux Cache 一致]]></title><link>https://blog.csdn.net/usonix/article/details/140520254</link><guid>https://blog.csdn.net/usonix/article/details/140520254</guid><author>usonix</author><pubDate>Thu, 18 Jul 2024 13:01:49 +0800</pubDate><description><![CDATA[​​​​​​​​​​​​​​ZYNQ AXI-DMA Linux Cache 一致_zynq linux axi-CSDN博客]]></description><category></category></item><item><title><![CDATA[Zynq Cache问题的解决方法]]></title><link>https://blog.csdn.net/usonix/article/details/140520232</link><guid>https://blog.csdn.net/usonix/article/details/140520232</guid><author>usonix</author><pubDate>Thu, 18 Jul 2024 12:59:28 +0800</pubDate><description><![CDATA[PS和PL都在独立运行，PS通过DDR控制器来对DDR存储器进行访问，为了加速，常常将一些数据缓存（Cache），而且不是针对一个数据缓存，而是针对一批（Xilinx称为一行，即Line，一行长度为32）。其参数为：第一个参数是device结构体，第二个参数为DMA的实际地址，需要通过虚拟地址到实际地址的映射才能实现（这是Linux的本身特点），第三个参数为方向，可以选择DMA_TO_DEVICE或 DMA_FROM_DEVICE（需要包含头文件#include ）。//将DDR内容拉进Cache。]]></description><category></category></item><item><title><![CDATA[jffs2_scan_eraseblock()问题解决办法]]></title><link>https://blog.csdn.net/usonix/article/details/138772270</link><guid>https://blog.csdn.net/usonix/article/details/138772270</guid><author>usonix</author><pubDate>Sun, 12 May 2024 23:42:21 +0800</pubDate><description><![CDATA[原因：flash在烧写之前，并未擦除干净flash上的数据，导致脏内存出现。]]></description><category></category></item><item><title><![CDATA[Beyond Compare使用许可 记录]]></title><link>https://blog.csdn.net/usonix/article/details/135204536</link><guid>https://blog.csdn.net/usonix/article/details/135204536</guid><author>usonix</author><pubDate>Mon, 25 Dec 2023 17:15:31 +0800</pubDate><description><![CDATA[Beyond Compare使用许可，可参考。]]></description><category></category></item><item><title><![CDATA[基于Zynq SOC器件TCF编译及其使用]]></title><link>https://blog.csdn.net/usonix/article/details/135104525</link><guid>https://blog.csdn.net/usonix/article/details/135104525</guid><author>usonix</author><pubDate>Wed, 20 Dec 2023 11:48:37 +0800</pubDate><description><![CDATA[PetaLinux对TCF的支持力度比较好，如果系统设计到kernel更改，相应的驱动等都需要再次编译，因此对于系统的维护和稳定性都造成很大的影响。因此，本文将介绍，在不更改Kernel(非PetaLinux)的情况下，实现TCF功能，方便上软件人员通过网口进行软件调试。将待运行的elf文件上传至单板，文件夹随便，用户可以根据需求定，在此演示，我们采用/root目录。在线调试，可以单步单步调试，如下所示，演示完毕！编译好的agent，可直接拷贝到文件系统使用！内核和文件系统(Update)详见附件！]]></description><category></category></item></channel></rss>